Laporan Akhir Modul 1 Percobaan 1

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Download

Laporan Akhir 1
Modul 1

1. Jurnal[Kembali]

2. Alat dan Bahan[Kembali]

1. Alat

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2. Bahan 

1. Gerbang Not

    Gerbang NOT sering juga disebut sebagai rangkaian inventer (pembalik). Tugas rangkaian NOT (pembalik) ialah memberikan suatu keluaran yang tidak sama dengan masukan.

Gambar 3. NOT

    2. Gerbang AND

    

        Gerbang AND merupakan salah satu gerbang logika dasar yang memiliki prinsip kerja perkalian. Nilai output akan berlogika  1 jika semua nilai input logika 1, dan jika salah satu atau lebih input ada yang berlogika 0 maka output akan berlogika 0.

Gambar 4. AND

      3. Gerbang OR

        

        Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input logika 1 maka output akan berlogika 1 . Nilai output logika 0 hanya pada jika nilai semua input berlogika 0.

 

Gambar 5. OR 

4. Gerbang XOR

    XOR merupakan gerbang OR yang bersifat exlusif, jika input logika 1 berjumlah genap (0,2,4, dst), maka hasil output akan berlogika  0, dan jika logika 1 berjumlah ganjil (1,3,5,dst), maka hasil output berlogika 1.

Gambar 6. XOR

    5. Gerbang NAND

        Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Nilai output akan berlogika1 jika salah satu atau lebih  nilai input adalah berlogika 1, dan output akan berlogika 0 jika semua input berlogika 1.

Gambar 7. NAND

6. Gerbang NOR

    Gerbang NOR adalah gerbang OR yang disambung ke inverter. Gerbang NOR akan menghasilkan keluaran logika 0 jika salah satu dari masukkan (input) bernilai logika 1 dan jika ingin mendapatkan keluaran logika 1, maka semua masukan (input) harus bernilai logika 0.. Atau dapat menngunakan prinsip pernjumlahan, kemudian di NOT kan.

Gambar 8. NOR

7. Gerbang XNOR

    

    Gerbang XNOR adalah gerbang XOR yang diinverterkan. Jika input logika 1 berjumlah genap (0,2,4,dst), maka hasil output berlogika 1, dan jika input logika 1-nya berjumlah ganjil (1,3,5,dst) maka hasil output berlogika 0.

Gambar 9. XNOR

8. Logics State

    

     Logic State dapat dijadikan sebagai input yang akan memberikan logika 1 dan logika 0. Atau Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan  input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya

    

Gambar 10.  Logic State

9. Switch (SW-SPDT)

Gambar 11. Switch

10. Logicprobe atau LED

Gambar 12. Logic Probe

3. Rangkaian[Kembali]

Gambar 13. Gambar Rangkaian Dari Modul

Gambar 14. Gambar Rangkaian saat Percobaan

Gambar 15. Gambar Rangkaian dengan Proteus

4. Prinsip Kerja[Kembali]

Percobaan dengan memvariasikan nilai input B1 dan B0

• Gerbang NOT

        Pada gerbang NOT, akan menghasilkan logika output yang berkebalikan dari logika input. Misal jika B1 berlogika 1 dan masuk ke kaki input gerbang NOT, maka output yang akan keluar berlogika 0

• Gerbang AND

        Pada gerbang AND, prinsip kerjanya ialah output yang dikeluarkan akan berlogika 1 jika semua input berlogika 1. Dan sebaliknya, output yang dikeluarkan akan berlogika 0 jika terdapat salah satu input berlogika 0. Atau dapat menggunakan prinsip perkalian. Misal ketika B0 berlogika 0 yang masuk ke kaki 2 gerbang AND dan B1 yang berlogika 0 masuk ke kaki 1 gerbang AND, maka outputnya ialah 0 x 0 = 0. Artinya output gerbang AND berlogika 0

• Gerbang OR

        Pada gerbang OR, prinsip kerjanya ialah jika output berlogika 1 apabila dalam input gerbang OR terdapat masukan berlogika 1. Sebaliknya, jika output berlogika 0 apabila semua masukan (input) gerbang OR berlogika 0. Atau kita dapat menggunakan prinsip penjumlahan. Misal B1 berlogika 1 dan B0 berlogika 0 maka outputnya 1 + 0 =1. Artinya output gerbang OR berlogika 1.

• Gerbang XOR

         Pada gerbang XOR, prinsip kerjanya ialah ketika jumlah input logika 1 berjumlah ganjil (1,3,5, dst), maka outputnya berlogika 1. Sebaliknya, jika jumlah input logika 1 berjumlah genap (0,2,4,dst), maka outputnya berlogika 0. Hal ini dapat dilihat ketika B1 berlogika 1 dan B0 berlogika 1. Karena jumlah input berlogika 1-nya berjumlah genap, maka outputnya berlogika 0.

• Gerbang NAND

         Pada gerbang NAND, prinsip kerjanya ialah output akan berlogika 0 jika semua masukan input berlogika 1. Sebaliknya, akan menghasilkan output berlogika 1 jika terdapat input yang berlogika 0. Kita dapat juga menerapkan prinsip perkalian kemudian di NOT kan. Ketika B1 dan B0 berlogika 1 dan 0. Maka outputnya kita kalikan dulu 1 x 0 = 0 kemudian di NOT kan, sehingga outputnya berlogika 1.

• Gerbang NOR 

          Pada gerbang NOR, prinsip kerjanya berkebalikan dari gerbang OR. Atau, kita dapat menggunakan prinsip pertambahan kemudian di NOT kan. Misal ketika B1&B0 berlogika  1 dan 0, maka 1 + 0 = 1, kemudian di NOT kan, sehingga outputnya berlogika 0

• Gerbang XNOR

        Pada gerbang XNOR, prinsip kerjanya ialah jika jumlah input berlogika 1 berjumlah genap (0,2,4,dst), maka outputnya berlogika 1. Sebaliknya jika jumlah input logika 1 berjumlah ganjil (1,3,5, dst), maka outputnya berlogika 0. 

Variasi nilai B1 dan B0 :

1. Ketika B0 logika 0 dan B1 logika 0 :

    Maka pada Logika NOT bernilai 1, Logika AND bernilai 0, Logika OR bernilai 0, Logika XOR bernilai 0, Logika NAND bernilai 1, Logika NOR bernilai 1, dan Logika XNOR bernilai 1.

2. Ketika B0 logika 0 dan B1 logika 1 :

    Maka pada Logika NOT bernilai 1, Logika AND bernilai 0, Logika OR bernilai 1, Logika XOR bernilai 1, Logika NAND bernilai 1, Logika NOR bernilai 0, dan Logika XNOR bernilai 0.

3. Ketika B0 bernilai 1 dan B1 bernilai 0 :

    Maka pada Logika NOT bernilai 0, Logika AND bernilai 0, Logika OR bernilai 1, Logika XOR bernilai 1, Logika NAND bernilai 1, Logika NOR bernilai 0, dan Logika XNOR bernilai 0.

    

4. Ketika B0 bernilai 1 dan B1 bernilai 1 : 

    Maka pada Logika NOT bernilai 0, Logika AND bernilai 1, Logika OR bernilai 1, Logika XOR bernilai 0, Logika NAND bernilai 0, Logika NOR bernilai 0, dan Logika XNOR bernilai 1.

5. Video Percobaan[Kembali]

Modul 1 Percobaan 1

6. Download[Kembali]

Download Simulasi Rangkaian klik disini

Download Video klik disini

Download HTML klik disini

Download Datasheet Gerbang Logika klik disini

Download Datasheet Logicprobe klik disini

Download Datasheet SPDT klik disini

Datasheet NOT [klik di sini]

Datasheet AND [klik di sini]

Datasheet OR [klik di sini]

Datasheet XOR [klik di sini]

[menuju awal]

Read More

M1TP2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

Tugas Pendahuluan 1 Modul 1

(Percobaan 2 Kondisi 4)

1. Kondisi [Kembali]

Kondisi  →Percobaan 2 Kondisi 4

Buatlah rangkaian seperti pada modul percobaan, kemudian buatlah kondisi dengan inputan berupa saklar SPDT . 

• Rangkaian Sederhana 1 : B= 0, D=1, A=1, C’=1, D= 1 
• Rangkaian Sederhana 2 : B= 1, D=0, A= 1, B=1, C’=1.

2. Gambar Rangkaian Simulasi [Kembali]

Rangkaian Sederhana 1 : B= 0, D=1, A=1, C’=1, D= 1 

Rangkaian Sederhana 2 : B= 1, D=0, A= 1, B=1, C’=1.

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Percobaan ini merupakan percobaan 2 kondisi 6 dimana terdapat 2 rangkaian sederhana:

1. Untuk rangkaian sederhana 1, nilai dari B=0, D=1, A=1, C'=1, dan D=1. Rangkaian ini menggunakan 3 jenis gerbang logika. Yang pertama yaitu gerbang logika X-OR (Exclusive OR), dimana sesuai dengan tabel kebenarannya apabila inputnya berjumlah ganjil maka untuk output yang dihasilkan akan bernilai 1, sedangkan jika jumlah inputnya adalah genap, maka untuk output yang dihasilkan akan bernilai 0. Pada keadaan ini dapat dilihat bahwa untuk inputnya ada yang bernilai nol dan ada yang bernilai satu, sehingga untuk jumlah inputnya bernilai ganjil. Sesuai tabel kebenaran, maka untuk nilai outputnya bernilai 1. Untuk jenis gerbang logika yang kedua adalah gerbang logika AND. Berdasarkan tabel kebenarannya, pada gerbang logika AND, jika salah satu input saja yang bernilai 0, maka output yang dihasilkan akan bernilai 0. Outputnya akan bernilai 1 jika semua inputnya bernilai 1. Gerbang logika ini memakai prinsip hukum perkalian. Pada keadaan ini dapat dilihat, bahwa ketiga input bernilai 1, sehingga ouput yang dihasilkan akan bernilai 1. Dan untuk gerbang logika yang ketiga adalah gerbang OR. Berdasarkan tabel kebenaran dari gerbang OR, jika salah satu input atau lebih bernilai 1, maka untuk outputnya sendiri bernilai 1. Sedangkan apabila kedua input bernilai 0, maka untuk outputnya sendiri bernilai 0. Gerbang logika OR ini memakai prinsip hukum penjumlahan. Dalam rangkaian tersebut kita melihat bahwa terdapat 2 input dari gerbang OR. Input pertama berasal dari output gerbang XOR yang bernilai 1 dan untuk input yang kedua berasal dari output gerbang AND yang bernilai 1. Jika dikaitkan dengan tabel kebenaran dari gerbang OR, maka untuk rangkaian sederhana 1 tersebut memiliki output yang bernilai 1, yang ditandai dengan hidupnya led kuning.
2. Untuk rangkaian sederhana 2, nilai dari B=1, D=0, A= 1, B=1, dan C’=1. Dalam hal ini, rangkaian menggunakan 3 jenis gerbang logika. Yang pertama adalah gerbang logika X-OR (Exclusive OR), dimana sesuai dengan tabel kebenarannya apabila inputnya berjumlah ganjil maka untuk output yang dihasilkan akan bernilai 1, sedangkan jika jumlah inputnya adalah genap, maka untuk output yang dihasilkan akan bernilai 0. Pada keadaan ini dapat dilihat bahwa untuk inputnya ada yang bernilai satu dan ada yang bernilai nol, sehingga untuk jumlah inputnya bernilai ganjil. Sesuai tabel keebenaran, maka untuk nilai outputnya bernilai 1. Untuk jenis gerbang logika yang kedua adalah gerbang logika AND. Berdasarkan tabel kebenarannya, pada gerbang logika AND, jika salah satu input saja yang bernilai 0, maka output yang dihasilkan akan bernilai 0. Outputnya akan bernilai 1 jika semua inputnya bernilai 1. Gerbang logika ini memakai prinsip hukum perkalian. Pada keadaan ini dapat dilihat, bahwa ketiga input bernilai 1, sehingga ouput yang dihasilkan akan bernilai 1. Dan untuk gerbang logika yang ketiga adalah gerbang OR. Berdasarkan tabel kebenaran dari gerbang OR, jika salah satu input atau lebih bernilai 1, maka untuk outputnya sendiri bernilai 1. Sedangkan apabila kedua input bernilai 0, maka untuk outputnya sendiri bernilai 0. Gerbang logika OR ini memakai prinsip hukum penjumlahan. Dalam rangkaian tersebut kita melihat bahwa terdapat 2 input dari gerbang OR. Input pertama berasal dari output gerbang XOR yang bernilai 1 dan untuk input yang kedua berasal dari output gerbang AND yang bernilai 1. Jika dikaitkan dengan tabel kebenaran dari gerbang OR, maka untuk rangkaian sederhana 1 tersebut memiliki output yang bernilai 1, yang ditandai dengan hidupnya led biru.

5. Link Download [Kembali]
    

    Download Simulasi Rangkaianklik disini

    Download Datasheet AND 4073klik disini

    Download Datasheet OR 4071klik disini

    Download Datasheet XOR 4030klik disini

    Download Datasheet LEDklik disini

    Download datasheet Resistorklik disini

    Download datasheet Switchklik disini

Read More

M1TP1

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Download

Tugas Pendahuluan 1 Modul 1

(Percobaan 1 Kondisi 1)

1. Kondisi[Kembali]

Percobaan 1 Kondisi 1

Buatlah sebuah rangkaian lengkap yang memuat 3 gerbang AND dengan 3 input dan 4 input, kemudian gerbang NOR dengan 3 dan 4 input, kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 4 saklar SPDT.

2. Gambar Rangkaian Simulasi[Kembali]

Sebelum dijalankan

Setelah dijalankan

3. Video Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Berdasarkan gambar rangkaian sebelumnya, diketahui prinsip kerjanya adalah sebagai berikut

1. Input Sakelar (SW1 hingga SW4),  empat sakelar (SW1, SW2, SW3, SW4) digunakan sebagai input utama dari rangkaian. Setiap sakelar dapat diatur ke posisi "on" (1) atau "off" (0), yang akan menentukan kombinasi input biner yang masuk ke gerbang logika berikutnya.

2. Gerbang AND (U1, U2, U3)

Gerbang AND U1 menerima input dari sakelar SW1, SW2, dan SW3. U1 hanya akan menghasilkan output 1 jika semua sakelar yang terhubung ke U1 dalam kondisi "on".

Gerbang AND U2 menerima input dari SW2,  SW3, dan SW4. Output dari U2 akan bernilai 1 hanya jika kedua input ini juga bernilai 1.

Gerbang AND U3 menerima input dari SW1,  SW2, SW3, dan SW4. Sama seperti gerbang AND lainnya, U3 akan memberikan output 1 hanya jika kedua input tersebut bernilai 1.

3. Gerbang NOR (U4 dan U5):

U4 dan U5 adalah gerbang NOR yang menerima output dari gerbang AND (U1, U2, dan U3). U4 mengolah output dari U1 dan U2. Jika kedua input ini adalah 0, maka output dari U4 akan menjadi 1, jika salah satu atau kedua input adalah 1, output dari U4 akan menjadi 0. U5 juga bekerja dengan prinsip yang sama, menerima output dari U2 dan U3. Jika keduanya 0, maka outputnya adalah 1.

4. Gerbang XOR (U6):

Gerbang XOR U6 membandingkan output dari dua gerbang NOR (U4 dan U5). XOR akan menghasilkan output 1 jika kedua input berbeda (satu 0 dan satu 1). Jika kedua input sama (baik 0 atau 1), maka output dari XOR akan menjadi 0.

5. Gerbang OR (U7)

Output dari U6 (gerbang XOR) kemudian dikirim ke salah satu input dari gerbang OR (U7:A). Gerbang OR menghasilkan output 1 jika salah satu inputnya bernilai 1. Karena hanya ada satu input ke U7 dalam kondisi ini, output akan sama dengan output dari gerbang XOR U6.

6. Output Akhir:

Output akhir dari rangkaian ditampilkan sebagai "0" atau "1" pada layar indikator di sebelah kanan. Nilai ini bergantung pada kombinasi input dari sakelar (SW1 hingga SW4) dan hasil pemrosesan logika di sepanjang rangkaian gerbang.

5. Download[Kembali]

Link Simulasi Rangkaian klik disini

Link HTML klik disini

Link Datasheet Gerbang Logika klik disini

Datasheet NOT [klik di sini]

Datasheet AND [klik di sini]

Datasheet OR [klik di sini]

Datasheet XOR [klik di sini]

Link Datasheet Logicprobe klik disini

Link Datasheet SPDT klik disini

[menuju awal]

Read More

MODUL 4 SISTEM DIGITAL

modul 4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Percobaan

Percobaan ...

1. 1. Tugas Pendahuluan 1
2. 2. Tugas Pendahuluan 2
3. 3. Laporan Akhir 1
4. 4. Laporan Akhir 2

MODUL 4

SHIFT REGISTER

1. Pendahuluan[Kembali]

 1. Responsi dilakukan diawal praktikum selama 15 menit

 2. Praktikum dilakukan selama 1x dalam seminggu dengan durasi 90 menit 

 3. Laporan Akhir dikumpulkan sesuai dengan kesepakatan bersama Asisten Praktikum (Format disesuaikan dengan isi blog)

2. Tujuan[Kembali]

 1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.     

2. Merangkai dan Menguji aplikasi dari sebuah Counter                                                 

3. Alat dan Bahan[Kembali]

A. Alat

    a).  Multimeter

    b). Jumper

    c). DC Power Supply

      d) Osiloskop

       (e) Function generator

B. Bahan

a) Dioda 1N4001

b) Resistor

1. Panel DL 2203D 
2. Panel DL 2203C 
3. Panel DL 2203S 

4. Jumper

4. Dasar Teori[Kembali]

Shift Register

Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :

1. Serial in serial out (SISO)  

Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.

 

Gambar 4.1 Serial In Serial Out

2. Serial in paralel out (SIPO)  

Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.

 

Gambar 4.2 Serial In Paralel Out

3. Paralel In Serial Out (PISO)  

Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).

 

Gambar 4.3 Paralel In Serial Out

 

4. Paralel In Paralel Out (PIPO)  

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.  

  

Gambar 4.4 Paralel In Paralel Out

                                            Shift Register

Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9,  juga bentuk huruf A sampai F (heksadesimal).

Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

 

Gambar 4.5 Rangkaian Seven Segment Common Katoda

Gambar 4.6 Rangkaian Seven Segment Common Anoda

Read More